]> git.dujemihanovic.xyz Git - u-boot.git/commitdiff
drivers: net: Remove duplicate newlines
authorMarek Vasut <marek.vasut+renesas@mailbox.org>
Sat, 20 Jul 2024 12:40:45 +0000 (14:40 +0200)
committerTom Rini <trini@konsulko.com>
Mon, 22 Jul 2024 16:53:05 +0000 (10:53 -0600)
Drop all duplicate newlines. No functional change.

Signed-off-by: Marek Vasut <marek.vasut+renesas@mailbox.org>
32 files changed:
drivers/net/bcm-sf2-eth-gmac.h
drivers/net/bnxt/bnxt.c
drivers/net/designware.h
drivers/net/e1000.c
drivers/net/e1000.h
drivers/net/fsl-mc/dpio/qbman_portal.c
drivers/net/fsl-mc/dpio/qbman_portal.h
drivers/net/ftmac100.c
drivers/net/gmac_rockchip.c
drivers/net/ks8851_mll.h
drivers/net/ldpaa_eth/ldpaa_eth.h
drivers/net/ldpaa_eth/ldpaa_wriop.c
drivers/net/macb.h
drivers/net/mpc8xx_fec.c
drivers/net/mscc_eswitch/luton_switch.c
drivers/net/mscc_eswitch/mscc_miim.h
drivers/net/mvneta.c
drivers/net/mvpp2.c
drivers/net/pfe_eth/pfe_mdio.c
drivers/net/phy/davicom.c
drivers/net/phy/lxt.c
drivers/net/phy/micrel_ksz90x1.c
drivers/net/phy/miiphybb.c
drivers/net/phy/mv88e6352.c
drivers/net/phy/natsemi.c
drivers/net/rtl8169.c
drivers/net/sh_eth.h
drivers/net/sun8i_emac.c
drivers/net/ti/davinci_emac.c
drivers/net/ti/davinci_emac.h
drivers/net/ti/keystone_net.c
drivers/net/zynq_gem.c

index 477667f4eaab251e20a3a6d781a40814005c2119..ac5e45d4f90636b0505e3f852f51b145eb1158fc 100644 (file)
@@ -18,7 +18,6 @@
 #define GMAC0_INTR_RECV_LAZY_ADDR      (GMAC0_REG_BASE + 0x100)
 #define GMAC0_PHY_CTRL_ADDR            (GMAC0_REG_BASE + 0x188)
 
-
 #define GMAC_DMA_PTR_OFFSET            0x04
 #define GMAC_DMA_ADDR_LOW_OFFSET       0x08
 #define GMAC_DMA_ADDR_HIGH_OFFSET      0x0c
index 25fbcd7b116131879a21b3ee28bda5af3c63c375..96e804e8cacf8390afc88f817d8828d17c263ce0 100644 (file)
@@ -3,7 +3,6 @@
  * Copyright 2019-2021 Broadcom.
  */
 
-
 #include <asm/io.h>
 #include <dm.h>
 #include <linux/delay.h>
index 918a38615ad6bd67b5f4484cc8b94583908a5026..e47101ccaf679c8b53ee7fc2b257139fbd7386b1 100644 (file)
@@ -64,7 +64,6 @@ struct eth_mac_regs {
 #define MII_REGMSK             (0x1F << 6)
 #define MII_ADDRMSK            (0x1F << 11)
 
-
 struct eth_dma_regs {
        u32 busmode;            /* 0x00 */
        u32 txpolldemand;       /* 0x04 */
index fcb205322c5a616ba58b9b5d4cecae18dd724b67..8f432b8637bc06f7d2985f912648025f0ed353cd 100644 (file)
@@ -7,10 +7,8 @@ tested on both gig copper and gig fiber boards
 ***************************************************************************/
 /*******************************************************************************
 
-
   Copyright(c) 1999 - 2002 Intel Corporation. All rights reserved.
 
-
   Contact Information:
   Linux NICS <linux.nics@intel.com>
   Intel Corporation, 5200 N.E. Elam Young Parkway, Hillsboro, OR 97124-6497
@@ -1742,7 +1740,6 @@ e1000_initialize_hardware_bits(struct e1000_hw *hw)
                reg_txdctl1 |= E1000_TXDCTL_COUNT_DESC;
                E1000_WRITE_REG(hw, TXDCTL1, reg_txdctl1);
 
-
                switch (hw->mac_type) {
                case e1000_igb:                 /* IGB is cool */
                        return;
@@ -2594,7 +2591,6 @@ e1000_set_d0_lplu_state(struct e1000_hw *hw, bool active)
                                return ret_val;
                }
 
-
        } else {
 
                if (hw->mac_type == e1000_ich8lan) {
@@ -5216,7 +5212,6 @@ e1000_configure_tx(struct e1000_hw *hw)
                E1000_WRITE_REG(hw, TARC1, tarc);
        }
 
-
        e1000_config_collision_dist(hw);
        /* Setup Transmit Descriptor Settings for eop descriptor */
        hw->txd_cmd = E1000_TXD_CMD_EOP | E1000_TXD_CMD_IFCS;
@@ -5227,7 +5222,6 @@ e1000_configure_tx(struct e1000_hw *hw)
        else
                hw->txd_cmd |= E1000_TXD_CMD_RS;
 
-
        if (hw->mac_type == e1000_igb) {
                E1000_WRITE_REG(hw, TCTL_EXT, 0x42 << 10);
 
index aa649328f5f2398b8caf93724c5bcc48f40d8082..5ca720f4609876fcdd737bf22919efccda187622 100644 (file)
@@ -1,7 +1,6 @@
 /* SPDX-License-Identifier: GPL-2.0+ */
 /*******************************************************************************
 
-
   Copyright(c) 1999 - 2002 Intel Corporation. All rights reserved.
   Copyright 2011 Freescale Semiconductor, Inc.
 
@@ -402,7 +401,6 @@ struct e1000_phy_stats {
                                                        off */
 #define IFE_PSCL_PROBE_LEDS_ON               0x0007  /* Force LEDs 0 and 2 on */
 
-
 #define NUM_DEV_IDS 16
 
 #define NODE_ADDRESS_SIZE 6
@@ -1069,7 +1067,6 @@ typedef enum {
     e1000_ffe_config_blocked
 } e1000_ffe_config;
 
-
 /* Structure containing variables used by the shared code (e1000_hw.c) */
 struct e1000_hw {
        const char *name;
@@ -2128,7 +2125,6 @@ struct e1000_hw {
 /* In-Band Control Register (Page 194, Register 18) */
 #define GG82563_ICR_DIS_PADDING                0x0010 /* Disable Padding Use */
 
-
 /* Bits...
  * 15-5: page
  * 4-0: register offset
index 44ce00041ee00241bd22f17db82e32404f5595e0..f4e82b0507c878eaaac2bf8e137534d72caadfe4 100644 (file)
@@ -218,7 +218,6 @@ void qbman_eq_desc_set_response(struct qbman_eq_desc *d,
        qb_attr_code_encode(&code_eq_rsp_stash, cl, !!stash);
 }
 
-
 void qbman_eq_desc_set_qd(struct qbman_eq_desc *d, uint32_t qdid,
                          uint32_t qd_bin, uint32_t qd_prio)
 {
@@ -365,7 +364,6 @@ static struct qb_attr_code code_dqrr_stat = QB_CODE(0, 8, 8);
 #define QBMAN_DQRR_RESPONSE_BPSCN     0x29
 #define QBMAN_DQRR_RESPONSE_CSCN_WQ   0x2a
 
-
 /* NULL return if there are no unconsumed DQRR entries. Returns a DQRR entry
  * only once, so repeated calls can return a sequence of DQRR entries, without
  * requiring they be consumed immediately or in any particular order. */
index 8cbc771a127f949af95273c274f84e371969c84c..67ed90cd389ae37bca0e47a3588c5318ef638091 100644 (file)
@@ -16,7 +16,6 @@
 #define QBMAN_VER_4_0_DQRR_SIZE 4
 #define QBMAN_VER_4_1_DQRR_SIZE 8
 
-
 /* --------------------- */
 /* portal data structure */
 /* --------------------- */
@@ -130,7 +129,6 @@ static inline uint32_t qb_attr_code_decode(const struct qb_attr_code *code,
        return d32_uint32_t(code->lsoffset, code->width, cacheline[code->word]);
 }
 
-
 /* encode a field to a cacheline */
 static inline void qb_attr_code_encode(const struct qb_attr_code *code,
                                       uint32_t *cacheline, uint32_t val)
index 199a0723b8437d1d0b41f7719352b5af14a4e652..fa0b3dbb6d1787a93e1989b06898f1b3f4487cce 100644 (file)
@@ -101,7 +101,6 @@ static int _ftmac100_init(struct ftmac100_data *priv, unsigned char enetaddr[6])
        /* set the ethernet address */
        ftmac100_set_mac(priv, enetaddr);
 
-
        /* disable all interrupts */
 
        writel (0, &ftmac100->imr);
index d63e2dbfaebfabc9c5e052a5f76800509138902d..8cfeeffe95b93f19aac5d2e81cf60abb67da9be9 100644 (file)
@@ -51,7 +51,6 @@ struct rk_gmac_ops {
        void (*set_to_rgmii)(struct gmac_rockchip_plat *pdata);
 };
 
-
 static int gmac_rockchip_of_to_plat(struct udevice *dev)
 {
        struct gmac_rockchip_plat *pdata = dev_get_plat(dev);
index 7f90ae4e59bb9452145ba1a8fcf81ca693f55a59..7c5da7db5e2857cb9aa6a5a6a4865bb5a5d766ec 100644 (file)
 #define TXSR_TXFID_SHIFT               (0)
 #define TXSR_TXFID_GET(_v)             (((_v) >> 0) & 0x3f)
 
-
 #define KS_RXCR1                       0x74
 #define RXCR1_FRXQ                     (1 << 15)
 #define RXCR1_RXUDPFCC                 (1 << 14)
index af082e34caea96f03f7ad4309c7b33d55d8b05bb..ac8d1e408ecece59d00bbce30493056d5c36a245 100644 (file)
@@ -17,7 +17,6 @@
 #include <fsl-mc/fsl_qbman_portal.h>
 #include <fsl-mc/fsl_mc_private.h>
 
-
 enum ldpaa_eth_type {
        LDPAA_ETH_1G_E,
        LDPAA_ETH_10G_E,
index a803b8fa7972dd55adfd0d9653d7e5f3e6d049eb..758759240e078b3b9a34cb3725daaf1c5173c331 100644 (file)
@@ -52,7 +52,6 @@ void wriop_init_dpmac_enet_if(int dpmac_id, phy_interface_t enet_if)
        }
 }
 
-
 /*TODO what it do */
 static int wriop_dpmac_to_index(int dpmac_id)
 {
@@ -102,7 +101,6 @@ int wriop_is_enabled_dpmac(int dpmac_id)
        return dpmac_info[i].enabled;
 }
 
-
 int wriop_set_mdio(int dpmac_id, struct mii_dev *bus)
 {
        int i = wriop_dpmac_to_index(dpmac_id);
index 72b84ae96edcfed123612a359952a1b98e3cb19f..0eb90574618040d19823fd04ec2192799006a7bc 100644 (file)
 #define GEM_SGMIIEN_OFFSET     27
 #define GEM_SGMIIEN_SIZE       1
 
-
 /* Constants for data bus width. */
 #define GEM_DBW32              0 /* 32 bit AMBA AHB data bus width */
 #define GEM_DBW64              1 /* 64 bit AMBA AHB data bus width */
 #define GEM_ADDR64_OFFSET      30 /* Address bus width - 64b or 32b */
 #define GEM_ADDR64_SIZE                1
 
-
 /* Bitfields in NSR */
 #define MACB_NSR_LINK_OFFSET   0 /* pcs_link_state */
 #define MACB_NSR_LINK_SIZE     1
 #define GEM_TX_PKT_BUFF_OFFSET                 21
 #define GEM_TX_PKT_BUFF_SIZE                   1
 
-
 /* Bitfields in DCFG5. */
 #define GEM_TSU_OFFSET                         8
 #define GEM_TSU_SIZE                           1
index c44fa6acdd70e664381ce8e00a34f5c2c9fd3ee7..182f84c38af74572985d14c13e92123952b0bdb1 100644 (file)
@@ -636,7 +636,6 @@ static int fec_start(struct udevice *dev)
        return 0;
 }
 
-
 static void fec_stop(struct udevice *dev)
 {
        struct ether_fcc_info_s *efis = dev_get_priv(dev);
index 2f3d0911fdf733b8218c2cd1d085ee1b42fc125a..1c584373b8bc0c6c4c0941e6ba3f1ce49eee967d 100644 (file)
@@ -627,7 +627,6 @@ static int luton_probe(struct udevice *dev)
                              GCB_MISC_STAT_PHY_READY, true, 500, false))
                return -EACCES;
 
-
        /* Initialize miim buses */
        memset(&miim, 0x0, sizeof(miim) * LUTON_MIIM_BUS_COUNT);
 
index feb1f40ae5523d9fbaa3ead95724e1e41f07954a..b53fd304b1e27ee5da82b7350cfa580f4a30d45e 100644 (file)
@@ -20,5 +20,4 @@ struct mii_dev *mscc_mdiobus_init(struct mscc_miim_dev *miim, int *miim_count,
                                  phys_addr_t miim_base,
                                  unsigned long miim_size);
 
-
 #endif /* _MSCC_MIIM_H_ */
index f014d39b1751b3b38e5056efba57ded76d50d69d..1640868c24af0628306ed570d4d8f413fdb064ba 100644 (file)
@@ -970,7 +970,6 @@ static struct mvneta_rx_queue *mvneta_rxq_handle_get(struct mvneta_port *pp,
        return &pp->rxqs[rxq];
 }
 
-
 /* Drop packets received by the RXQ and free buffers */
 static void mvneta_rxq_drop_pkts(struct mvneta_port *pp,
                                 struct mvneta_rx_queue *rxq)
@@ -1107,7 +1106,6 @@ static void mvneta_cleanup_rxqs(struct mvneta_port *pp)
                mvneta_rxq_deinit(pp, &pp->rxqs[queue]);
 }
 
-
 /* Init all Rx queues */
 static int mvneta_setup_rxqs(struct mvneta_port *pp)
 {
index d19a79d16007b4dc4a9801ea10970860b4e6e48d..ae545fe229cf450069be63cd84039cd541c3b482 100644 (file)
@@ -4702,7 +4702,6 @@ static int mvpp2_port_init(struct udevice *dev, struct mvpp2_port *port)
                port->rxqs[queue] = rxq;
        }
 
-
        /* Create Rx descriptor rings */
        for (queue = 0; queue < rxq_number; queue++) {
                struct mvpp2_rx_queue *rxq = port->rxqs[queue];
index ce2f76eabc8c378c65ba5794793f394aeb926e76..651b8aee6f02a09304a4c04ab681441d4439c360 100644 (file)
@@ -164,7 +164,6 @@ static void pfe_configure_serdes(struct pfe_eth_dev *priv)
        if (gem->phy_mode == PHY_INTERFACE_MODE_2500BASEX)
                sgmii_2500 = 1;
 
-
        /* PCS configuration done with corresponding GEMAC */
        bus.priv = gem_info[priv->gemac_port].gemac_base;
 
index 72d668129851edc905964ddbb6e6b681886150a7..52c7189b904af6e3ef6998158ca5f3ed1ac0f549 100644 (file)
@@ -21,7 +21,6 @@
 #define MIIM_DM9161_10BTCSR    0x12
 #define MIIM_DM9161_10BTCSR_INIT       0x7800
 
-
 /* Davicom DM9161E */
 static int dm9161_config(struct phy_device *phydev)
 {
index a817c58b128ff21925bd2475b70ab159702d2bf7..60020508896cc310ed17964b78a3c02ab3868f75 100644 (file)
@@ -15,7 +15,6 @@
 #define MIIM_LXT971_SR2_100HDX    0x4000  /* 100 Mbit half duplex selected */
 #define MIIM_LXT971_SR2_100FDX    0x4200  /* 100 Mbit full duplex selected */
 
-
 /* LXT971 */
 static int lxt971_parse_status(struct phy_device *phydev)
 {
index 556d75e31ede027e38d753dd8bc20744079b393b..c48ae6e88f307de19b46b86a74cb923192e79081 100644 (file)
@@ -228,7 +228,6 @@ int ksz9021_phy_extended_read(struct phy_device *phydev, int regnum)
        return phy_read(phydev, MDIO_DEVAD_NONE, MII_KSZ9021_EXTENDED_DATAR);
 }
 
-
 static int ksz9021_phy_extread(struct phy_device *phydev, int addr, int devaddr,
                               int regnum)
 {
index 083d9d3996dc600c635e61cfa7c877a1d50d090c..b143137893f739d0c6611b9c76b17d118622259a 100644 (file)
@@ -279,7 +279,6 @@ int bb_miiphy_read(struct mii_dev *miidev, int addr, int devad, int reg)
        return rdreg;
 }
 
-
 /*****************************************************************************
  *
  * Write a MII PHY register.
index 6284298ebc1a328e9d1c6c97aaa4851c35cdef3e..db4c91e34b4d68fea2c4c4410284cfbf1db10408 100644 (file)
@@ -262,7 +262,6 @@ int do_mvsw_reg_write(const char *name, int argc, char *const argv[])
        return ret;
 }
 
-
 int do_mvsw_reg(struct cmd_tbl *cmdtp, int flag, int argc, char *const argv[])
 {
        int ret;
index f7e514ef203a460f7de95ff154ac2445f358e890..1a65e55402b29141800d9a1b6b25e510b73d2d12 100644 (file)
@@ -42,7 +42,6 @@ U_BOOT_PHY_DRIVER(dp83630) = {
        .shutdown = &genphy_shutdown,
 };
 
-
 /* DP83865 Link and Auto-Neg Status Register */
 #define MIIM_DP83865_LANR      0x11
 #define MIIM_DP83865_SPD_MASK  0x0018
@@ -50,7 +49,6 @@ U_BOOT_PHY_DRIVER(dp83630) = {
 #define MIIM_DP83865_SPD_100   0x0008
 #define MIIM_DP83865_DPX_FULL  0x0002
 
-
 /* NatSemi DP83865 */
 static int dp838xx_config(struct phy_device *phydev)
 {
@@ -101,7 +99,6 @@ static int dp83865_startup(struct phy_device *phydev)
        return dp83865_parse_status(phydev);
 }
 
-
 U_BOOT_PHY_DRIVER(dp83865) = {
        .name = "NatSemi DP83865",
        .uid = 0x20005c70,
index e80aebc0bcf204f27a69872e58d74df3b800f5ea..edcae88a3fc5be371da5e4fc91066a97685e82e4 100644 (file)
@@ -736,7 +736,6 @@ static void rtl8169_hw_start(struct udevice *dev)
        RTL_W32(TxConfig, (TX_DMA_BURST << TxDMAShift) |
                                (InterFrameGap << TxInterFrameGapShift));
 
-
        tpc->cur_rx = 0;
 
        RTL_W32(TxDescStartAddrLow, dm_pci_mem_to_phys(dev,
@@ -1031,7 +1030,6 @@ static int rtl_init(unsigned long dev_ioaddr, const char *name,
 #endif
        }
 
-
        tpc->RxDescArray = rtl_alloc_descs(NUM_RX_DESC);
        if (!tpc->RxDescArray)
                return -ENOMEM;
index 1c07610e1ac79df05b87b8074eb71ad4ac2e78a0..ecf4a697e273604467de447b9679b1a82dae3967 100644 (file)
@@ -474,7 +474,6 @@ enum EESR_BIT {
        EESR_PRE  = 0x00000002, EESR_CERF = 0x00000001,
 };
 
-
 #if defined(SH_ETH_TYPE_GETHER) || defined(SH_ETH_TYPE_RZ)
 # define TX_CHECK (EESR_TC1 | EESR_FTC)
 # define EESR_ERR_CHECK        (EESR_TWB | EESR_TABT | EESR_RABT | EESR_RDE \
index 6fab34715de02e6bfdc793e903cb76224952ab87..0da182d9f4c16e75657cc2c1101d4d034a1a54eb 100644 (file)
@@ -171,7 +171,6 @@ struct emac_eth_dev {
        struct udevice *phy_reg;
 };
 
-
 struct sun8i_eth_pdata {
        struct eth_pdata eth_pdata;
        u32 reset_delays[3];
@@ -179,7 +178,6 @@ struct sun8i_eth_pdata {
        int rx_delay_ps;
 };
 
-
 static int sun8i_mdio_read(struct mii_dev *bus, int addr, int devad, int reg)
 {
        struct udevice *dev = bus->priv;
index 03a1a7a115998fbcfa7c6579106970b0835f2f51..d8085193e8011a52050b1f8b5be51b5ebf1e2723 100644 (file)
@@ -144,7 +144,6 @@ static int davinci_emac_write_hwaddr(struct udevice *dev)
        writel(mac_hi, &adap_emac->MACSRCADDRHI);
        writel(mac_lo, &adap_emac->MACSRCADDRLO);
 
-
        return 0;
 }
 
@@ -205,7 +204,6 @@ static int davinci_eth_phy_detect(void)
        return count;
 }
 
-
 /* Read a PHY register via MDIO inteface. Returns 1 on success, 0 otherwise */
 int davinci_eth_phy_read(u_int8_t phy_addr, u_int8_t reg_num, u_int16_t *data)
 {
@@ -378,7 +376,6 @@ static int gen_auto_negotiate(int phy_addr)
 }
 /* End of generic PHY functions */
 
-
 #if defined(CONFIG_MII) || defined(CONFIG_CMD_MII)
 static int davinci_mii_phy_read(struct mii_dev *bus, int addr, int devad,
                                int reg)
index 695855b4d543688503230765db1b8ef993671d0e..c213e24b8b2bdca2ea9d5ee16d9addce00e4edb6 100644 (file)
@@ -20,7 +20,6 @@
  */
 #define EMAC_MAX_RX_BUFFERS            10
 
-
 /***********************************************
  ******** Internally used macros ***************
  ***********************************************/
@@ -45,7 +44,6 @@
 /* Number of statistics registers */
 #define EMAC_NUM_STATS                 36
 
-
 /* EMAC Descriptor */
 typedef volatile struct _emac_desc
 {
@@ -78,7 +76,6 @@ typedef volatile struct _emac_desc
 #define EMAC_RXMBPENABLE_RXCAFEN_ENABLE        (0x200000)
 #define EMAC_RXMBPENABLE_RXBROADEN     (0x2000)
 
-
 #define MDIO_CONTROL_IDLE              (0x80000000)
 #define MDIO_CONTROL_ENABLE            (0x40000000)
 #define MDIO_CONTROL_FAULT_ENABLE      (0x40000)
index c6e5bf21cf05a1799b3339cb3ee4ad6636d3f141..d4abc9a041102c584bdcec57280112e9c4acf079 100644 (file)
@@ -83,7 +83,6 @@ enum link_type {
 
 #endif
 
-
 struct ks2_eth_priv {
        struct udevice                  *dev;
        struct phy_device               *phydev;
@@ -208,7 +207,6 @@ int keystone_sgmii_config(struct phy_device *phy_dev, int port, int interface)
        __raw_writel(mr_adv_ability, SGMII_MRADV_REG(port));
        __raw_writel(control, SGMII_CTL_REG(port));
 
-
        mask = SGMII_REG_STATUS_LINK;
 
        if (control & SGMII_REG_CONTROL_AUTONEG)
index b41ee95892e87a96813721535825a522e5edc674..fe7d10844507a03f64265c0bcaa3ffa7fdb64178 100644 (file)
@@ -390,7 +390,6 @@ static int zynq_phy_init(struct udevice *dev)
        return phy_config(priv->phydev);
 }
 
-
 static int zynq_gem_init(struct udevice *dev)
 {
        u32 i, nwconfig, nwcfg;