]> git.dujemihanovic.xyz Git - u-boot.git/commitdiff
Convert CONFIG_BACKSIDE_L2_CACHE to Kconfig
authorTom Rini <trini@konsulko.com>
Fri, 18 Mar 2022 12:38:32 +0000 (08:38 -0400)
committerTom Rini <trini@konsulko.com>
Fri, 25 Mar 2022 12:01:15 +0000 (12:01 +0000)
This converts the following to Kconfig:
   CONFIG_BACKSIDE_L2_CACHE

Signed-off-by: Tom Rini <trini@konsulko.com>
arch/powerpc/cpu/mpc85xx/Kconfig
include/configs/P2041RDB.h
include/configs/T102xRDB.h
include/configs/T104xRDB.h
include/configs/corenet_ds.h
include/configs/kmcent2.h

index b06416a90e83be7b2e1a2afcb8b7b7b51b183141..509f356e4961703d2e3335fc4b9693c733d65592 100644 (file)
@@ -523,6 +523,7 @@ config ARCH_P2020
 
 config ARCH_P2041
        bool
+       select BACKSIDE_L2_CACHE
        select E500MC
        select FSL_LAW
        select SYS_CACHE_SHIFT_6
@@ -548,6 +549,7 @@ config ARCH_P2041
 
 config ARCH_P3041
        bool
+       select BACKSIDE_L2_CACHE
        select E500MC
        select FSL_LAW
        select SYS_CACHE_SHIFT_6
@@ -578,6 +580,7 @@ config ARCH_P3041
 
 config ARCH_P4080
        bool
+       select BACKSIDE_L2_CACHE
        select E500MC
        select FSL_LAW
        select SYS_CACHE_SHIFT_6
@@ -617,6 +620,7 @@ config ARCH_P4080
 
 config ARCH_P5040
        bool
+       select BACKSIDE_L2_CACHE
        select E500MC
        select FSL_LAW
        select SYS_CACHE_SHIFT_6
@@ -647,6 +651,7 @@ config ARCH_QEMU_E500
 
 config ARCH_T1024
        bool
+       select BACKSIDE_L2_CACHE
        select E500MC
        select FSL_LAW
        select SYS_CACHE_SHIFT_6
@@ -670,6 +675,7 @@ config ARCH_T1024
 
 config ARCH_T1040
        bool
+       select BACKSIDE_L2_CACHE
        select E500MC
        select FSL_LAW
        select SYS_CACHE_SHIFT_6
@@ -693,6 +699,7 @@ config ARCH_T1040
 
 config ARCH_T1042
        bool
+       select BACKSIDE_L2_CACHE
        select E500MC
        select FSL_LAW
        select SYS_CACHE_SHIFT_6
@@ -1108,6 +1115,9 @@ config SYS_NUM_TLBCAMS
                Number of TLB CAM entries for Book-E chips. 64 for E500MC,
                16 for other E500 SoCs.
 
+config BACKSIDE_L2_CACHE
+       bool
+
 config SYS_PPC64
        bool
 
index c81e8cb580c87627e07111f50f517fd90dc866b8..40898a6d1f91415b378c5f4063bad79d15d22b10 100644 (file)
@@ -56,7 +56,6 @@
  * These can be toggled for performance analysis, otherwise use default.
  */
 #define CONFIG_SYS_CACHE_STASHING
-#define CONFIG_BACKSIDE_L2_CACHE
 #define CONFIG_SYS_INIT_L2CSR0         L2CSR0_L2E
 
 #define CONFIG_ENABLE_36BIT_PHYS
index 57aad411abe2397c2e3c32dd5ff75b50c4a80604..dfb9e9120aea4e85abb15b11e64434b005efb9bc 100644 (file)
  * These can be toggled for performance analysis, otherwise use default.
  */
 #define CONFIG_SYS_CACHE_STASHING
-#define CONFIG_BACKSIDE_L2_CACHE
 #define CONFIG_SYS_INIT_L2CSR0         L2CSR0_L2E
 #ifdef CONFIG_DDR_ECC
 #define CONFIG_MEM_INIT_VALUE          0xdeadbeef
index 07ced21e40a45970fc58cb2ebc5b665328c68a74..6fbeebc1a661591935220f88655f1ca0fe977b80 100644 (file)
@@ -96,7 +96,6 @@
  * These can be toggled for performance analysis, otherwise use default.
  */
 #define CONFIG_SYS_CACHE_STASHING
-#define CONFIG_BACKSIDE_L2_CACHE
 #define CONFIG_SYS_INIT_L2CSR0         L2CSR0_L2E
 #ifdef CONFIG_DDR_ECC
 #define CONFIG_MEM_INIT_VALUE          0xdeadbeef
index c654653fce7c314b7652323d8b8db33e1b5c372f..1c1c69dbd6a71701d503704d70048327782d5080 100644 (file)
@@ -57,7 +57,6 @@
  * These can be toggled for performance analysis, otherwise use default.
  */
 #define CONFIG_SYS_CACHE_STASHING
-#define CONFIG_BACKSIDE_L2_CACHE
 #define CONFIG_SYS_INIT_L2CSR0         L2CSR0_L2E
 #ifdef CONFIG_DDR_ECC
 #define CONFIG_MEM_INIT_VALUE          0xdeadbeef
index fe773d503c07542342cbd26651125490ce380c62..29cc674e6d6948b36ae40d2309012c1221a73b40 100644 (file)
  * These can be toggled for performance analysis, otherwise use default.
  */
 #define CONFIG_SYS_CACHE_STASHING
-#define CONFIG_BACKSIDE_L2_CACHE
 #define CONFIG_SYS_INIT_L2CSR0         L2CSR0_L2E
 
 #define CONFIG_ENABLE_36BIT_PHYS