]> git.dujemihanovic.xyz Git - u-boot.git/commitdiff
mxs: add parameter base_addr for mxs_set_lcdclk
authorPeng Fan <Peng.Fan@freescale.com>
Thu, 29 Oct 2015 07:54:39 +0000 (15:54 +0800)
committerStefano Babic <sbabic@denx.de>
Thu, 12 Nov 2015 16:38:08 +0000 (17:38 +0100)
Change mxs_set_lcdclk prototype to add a new parameter
base_addr. There are two LCD interfaces for i.MX6SX,
we may support LCDIF1 or LCDIF2.

Signed-off-by: Peng Fan <Peng.Fan@freescale.com>
Cc: Stefano Babic <sbabic@denx.de>
Cc: Anatolij Gustschin <agust@denx.de>
Acked-by: Anatolij Gustschin <agust@denx.de>
arch/arm/cpu/arm926ejs/mxs/clock.c
arch/arm/include/asm/arch-mxs/clock.h
drivers/video/mxsfb.c

index e9d8800f8c1b30f26d3598bdbb18d14732949638..94910964243589902266c266bde5f3a6d7276acd 100644 (file)
@@ -309,7 +309,7 @@ void mxs_set_ssp_busclock(unsigned int bus, uint32_t freq)
                bus, tgtclk, freq);
 }
 
-void mxs_set_lcdclk(uint32_t freq)
+void mxs_set_lcdclk(uint32_t __maybe_unused lcd_base, uint32_t freq)
 {
        struct mxs_clkctrl_regs *clkctrl_regs =
                (struct mxs_clkctrl_regs *)MXS_CLKCTRL_BASE;
index fc9d75b50940504c874f914cb3d8731e23ce67a7..fdc5395a7085d9b7a236459dc512f04f3f5b4697 100644 (file)
@@ -46,7 +46,7 @@ uint32_t mxc_get_clock(enum mxc_clock clk);
 void mxs_set_ioclk(enum mxs_ioclock io, uint32_t freq);
 void mxs_set_sspclk(enum mxs_sspclock ssp, uint32_t freq, int xtal);
 void mxs_set_ssp_busclock(unsigned int bus, uint32_t freq);
-void mxs_set_lcdclk(uint32_t freq);
+void mxs_set_lcdclk(uint32_t __maybe_unused lcd_base, uint32_t freq);
 
 /* Compatibility with the FEC Ethernet driver */
 #define        imx_get_fecclk()        mxc_get_clock(MXC_AHB_CLK)
index 03b0f88acfaa26cf930bbe8d6390b1b731de32b8..eed57d55c3812e56157d48495a7901713b8bdc20 100644 (file)
@@ -55,7 +55,7 @@ static void mxs_lcd_init(GraphicDevice *panel,
        uint8_t valid_data = 0;
 
        /* Kick in the LCDIF clock */
-       mxs_set_lcdclk(PS2KHZ(mode->pixclock));
+       mxs_set_lcdclk(MXS_LCDIF_BASE, PS2KHZ(mode->pixclock));
 
        /* Restart the LCDIF block */
        mxs_reset_block(&regs->hw_lcdif_ctrl_reg);