]> git.dujemihanovic.xyz Git - u-boot.git/commitdiff
global: Migrate CONFIG_SH_ETHER_CACHE_WRITEBACK to CFG
authorTom Rini <trini@konsulko.com>
Sun, 4 Dec 2022 15:13:49 +0000 (10:13 -0500)
committerTom Rini <trini@konsulko.com>
Fri, 23 Dec 2022 15:15:12 +0000 (10:15 -0500)
Perform a simple rename of CONFIG_SH_ETHER_CACHE_WRITEBACK to CFG_SH_ETHER_CACHE_WRITEBACK

Signed-off-by: Tom Rini <trini@konsulko.com>
README
drivers/net/sh_eth.c
include/configs/alt.h
include/configs/condor.h
include/configs/gose.h
include/configs/grpeach.h
include/configs/koelsch.h
include/configs/lager.h
include/configs/porter.h
include/configs/silk.h
include/configs/stout.h

diff --git a/README b/README
index 2d3a48e88a59ea140133ace6caa5691001aa707d..5f688d70f32f551410294e4af97757bb75300a94 100644 (file)
--- a/README
+++ b/README
@@ -547,7 +547,7 @@ The following options need to be configured:
                        CONFIG_SH_ETHER_PHY_ADDR
                        Define the ETH PHY's address
 
-                       CONFIG_SH_ETHER_CACHE_WRITEBACK
+                       CFG_SH_ETHER_CACHE_WRITEBACK
                        If this option is set, the driver enables cache flush.
 
 - TPM Support:
index 63b21969d5cc38c0ebcc8231dfaad761d152a923..0053733075edf1bdada2932c3b8c1090bb3bd2ee 100644 (file)
@@ -37,7 +37,7 @@
 # error "Please define CONFIG_SH_ETHER_PHY_ADDR"
 #endif
 
-#if defined(CONFIG_SH_ETHER_CACHE_WRITEBACK) && \
+#if defined(CFG_SH_ETHER_CACHE_WRITEBACK) && \
        !CONFIG_IS_ENABLED(SYS_DCACHE_OFF)
 #define flush_cache_wback(addr, len)    \
                flush_dcache_range((unsigned long)addr, \
index 7a29157ef440768c762d694ca5fe703b89071f77..2b783252734756d36fcf608c251184865768e8da 100644 (file)
@@ -24,7 +24,7 @@
 #define CONFIG_SH_ETHER_USE_PORT       0
 #define CONFIG_SH_ETHER_PHY_ADDR       0x1
 #define CONFIG_SH_ETHER_PHY_MODE PHY_INTERFACE_MODE_RMII
-#define CONFIG_SH_ETHER_CACHE_WRITEBACK
+#define CFG_SH_ETHER_CACHE_WRITEBACK
 #define CFG_SH_ETHER_CACHE_INVALIDATE
 #define CFG_SH_ETHER_ALIGNE_SIZE       64
 
index fa3edef9b30039cd76f87f1a1aaa823041ff4685..3f99cbf9dab94649a459f5f914fa6034a1b345e2 100644 (file)
@@ -17,7 +17,7 @@
 #define CONFIG_SH_ETHER_USE_PORT       0
 #define CONFIG_SH_ETHER_PHY_ADDR       0x1
 #define CONFIG_SH_ETHER_PHY_MODE PHY_INTERFACE_MODE_RMII
-#define CONFIG_SH_ETHER_CACHE_WRITEBACK
+#define CFG_SH_ETHER_CACHE_WRITEBACK
 #define CFG_SH_ETHER_CACHE_INVALIDATE
 #define CFG_SH_ETHER_ALIGNE_SIZE       64
 
index e54f4b24e04881899368a46844bd79e8c21557e8..45a537341b0e0ba932fa82a65c6a3c9570013a31 100644 (file)
@@ -23,7 +23,7 @@
 #define CONFIG_SH_ETHER_USE_PORT       0
 #define CONFIG_SH_ETHER_PHY_ADDR       0x1
 #define CONFIG_SH_ETHER_PHY_MODE PHY_INTERFACE_MODE_RMII
-#define CONFIG_SH_ETHER_CACHE_WRITEBACK
+#define CFG_SH_ETHER_CACHE_WRITEBACK
 #define CFG_SH_ETHER_CACHE_INVALIDATE
 #define CFG_SH_ETHER_ALIGNE_SIZE       64
 
index 5ae17f70e909dcb192a6a9d46d101e8ae082fc68..3fde6140709417bcd01ea06252478921fa607a06 100644 (file)
@@ -20,7 +20,7 @@
 #define CONFIG_SH_ETHER_USE_PORT       0
 #define CONFIG_SH_ETHER_PHY_ADDR       0
 #define CONFIG_SH_ETHER_PHY_MODE PHY_INTERFACE_MODE_MII
-#define CONFIG_SH_ETHER_CACHE_WRITEBACK
+#define CFG_SH_ETHER_CACHE_WRITEBACK
 #define CFG_SH_ETHER_CACHE_INVALIDATE
 #define CFG_SH_ETHER_ALIGNE_SIZE       64
 
index 1d8aa6def88f3f2eeffc48206c957a6fde82f199..b3b6f03e08d437157c3318fd393c835ab9210716 100644 (file)
@@ -23,7 +23,7 @@
 #define CONFIG_SH_ETHER_USE_PORT       0
 #define CONFIG_SH_ETHER_PHY_ADDR       0x1
 #define CONFIG_SH_ETHER_PHY_MODE PHY_INTERFACE_MODE_RMII
-#define CONFIG_SH_ETHER_CACHE_WRITEBACK
+#define CFG_SH_ETHER_CACHE_WRITEBACK
 #define CFG_SH_ETHER_CACHE_INVALIDATE
 #define CFG_SH_ETHER_ALIGNE_SIZE       64
 
index bb8cc5fecb7ad06da248967dec478ecd025dc333..16d15ccdd913e00c2a6cdcab79f27abbe46a5843 100644 (file)
@@ -24,7 +24,7 @@
 #define CONFIG_SH_ETHER_USE_PORT       0
 #define CONFIG_SH_ETHER_PHY_ADDR       0x1
 #define CONFIG_SH_ETHER_PHY_MODE PHY_INTERFACE_MODE_RMII
-#define CONFIG_SH_ETHER_CACHE_WRITEBACK
+#define CFG_SH_ETHER_CACHE_WRITEBACK
 #define CFG_SH_ETHER_CACHE_INVALIDATE
 #define CFG_SH_ETHER_ALIGNE_SIZE       64
 
index 143e9a4672f1a029407e85d210b690b0c9d4e415..f217141af8c06fa8b7f09c908bed0b388854aba7 100644 (file)
@@ -25,7 +25,7 @@
 #define CONFIG_SH_ETHER_USE_PORT       0
 #define CONFIG_SH_ETHER_PHY_ADDR       0x1
 #define CONFIG_SH_ETHER_PHY_MODE PHY_INTERFACE_MODE_RMII
-#define CONFIG_SH_ETHER_CACHE_WRITEBACK
+#define CFG_SH_ETHER_CACHE_WRITEBACK
 #define CFG_SH_ETHER_CACHE_INVALIDATE
 #define CFG_SH_ETHER_ALIGNE_SIZE       64
 
index 2d1e23c27451389d2ebca8d4d238a880c299c30d..09c23d379e98618df304ddf9bfbc05bab49c4d3e 100644 (file)
@@ -25,7 +25,7 @@
 #define CONFIG_SH_ETHER_USE_PORT       0
 #define CONFIG_SH_ETHER_PHY_ADDR       0x1
 #define CONFIG_SH_ETHER_PHY_MODE PHY_INTERFACE_MODE_RMII
-#define CONFIG_SH_ETHER_CACHE_WRITEBACK
+#define CFG_SH_ETHER_CACHE_WRITEBACK
 #define CFG_SH_ETHER_CACHE_INVALIDATE
 #define CFG_SH_ETHER_ALIGNE_SIZE       64
 
index 9e05a7ae6f962712fb3fcb62ccc8493e2115d741..dd44b3e6d00a8ca0684181e00770640927fa6180 100644 (file)
@@ -29,7 +29,7 @@
 #define CONFIG_SH_ETHER_USE_PORT       0
 #define CONFIG_SH_ETHER_PHY_ADDR       0x1
 #define CONFIG_SH_ETHER_PHY_MODE PHY_INTERFACE_MODE_RMII
-#define CONFIG_SH_ETHER_CACHE_WRITEBACK
+#define CFG_SH_ETHER_CACHE_WRITEBACK
 #define CFG_SH_ETHER_CACHE_INVALIDATE
 #define CFG_SH_ETHER_ALIGNE_SIZE       64