]> git.dujemihanovic.xyz Git - u-boot.git/commitdiff
powerpc: mpc8541: Remove macro CONFIG_MPC8541
authorYork Sun <york.sun@nxp.com>
Wed, 16 Nov 2016 19:18:31 +0000 (11:18 -0800)
committerYork Sun <york.sun@nxp.com>
Thu, 24 Nov 2016 07:42:05 +0000 (23:42 -0800)
Replace CONFIG_MPC8541 with ARCH_MPC8541 in Kconfig and clean up existing
macros.

Signed-off-by: York Sun <york.sun@nxp.com>
13 files changed:
arch/powerpc/cpu/mpc85xx/Kconfig
arch/powerpc/cpu/mpc85xx/cpu.c
arch/powerpc/cpu/mpc85xx/speed.c
arch/powerpc/include/asm/config_mpc85xx.h
arch/powerpc/include/asm/cpm_85xx.h
arch/powerpc/include/asm/fsl_lbc.h
arch/powerpc/include/asm/immap_85xx.h
drivers/ddr/fsl/ctrl_regs.c
drivers/ddr/fsl/mpc85xx_ddr_gen1.c
drivers/input/keyboard.c
include/configs/MPC8541CDS.h
include/keyboard.h
scripts/config_whitelist.txt

index 69567db5bb985bb5564f5d5ac0c9c8a9d15db16a..8b08ee2ad055beeb68f91a191e2e0ee246857942 100644 (file)
@@ -64,6 +64,7 @@ config TARGET_MPC8540ADS
 
 config TARGET_MPC8541CDS
        bool "Support MPC8541CDS"
+       select ARCH_MPC8541
 
 config TARGET_MPC8544DS
        bool "Support MPC8544DS"
@@ -197,6 +198,9 @@ config ARCH_MPC8536
 config ARCH_MPC8540
        bool
 
+config ARCH_MPC8541
+       bool
+
 config ARCH_MPC8544
        bool
 
index 871935d0f33af696117bf94b34461126aa276e57..c563744cd7d19bae5a1e8954834c5c577f99b87e 100644 (file)
@@ -293,7 +293,7 @@ int checkcpu (void)
 int do_reset (cmd_tbl_t *cmdtp, int flag, int argc, char * const argv[])
 {
 /* Everything after the first generation of PQ3 parts has RSTCR */
-#if defined(CONFIG_ARCH_MPC8540) || defined(CONFIG_MPC8541) || \
+#if defined(CONFIG_ARCH_MPC8540) || defined(CONFIG_ARCH_MPC8541) || \
     defined(CONFIG_MPC8555) || defined(CONFIG_MPC8560)
        unsigned long val, msr;
 
index 55d143101f85505feb50a884a6c8e493f8bbc8f5..bd810d7b6012a7262b2dc9233431c0b21b760907 100644 (file)
@@ -625,7 +625,7 @@ void get_sys_info(sys_info_t *sys_info)
                 * for four times the clock divider values.
                 */
                lcrr_div *= 4;
-#elif !defined(CONFIG_ARCH_MPC8540) && !defined(CONFIG_MPC8541) && \
+#elif !defined(CONFIG_ARCH_MPC8540) && !defined(CONFIG_ARCH_MPC8541) && \
     !defined(CONFIG_MPC8555) && !defined(CONFIG_MPC8560)
                /*
                 * Yes, the entire PQ38 family use the same
@@ -681,7 +681,7 @@ int get_clocks (void)
         * for that SOC. This information is taken from application note
         * AN2919.
         */
-#if defined(CONFIG_ARCH_MPC8540) || defined(CONFIG_MPC8541) || \
+#if defined(CONFIG_ARCH_MPC8540) || defined(CONFIG_ARCH_MPC8541) || \
        defined(CONFIG_MPC8560) || defined(CONFIG_MPC8555) || \
        defined(CONFIG_P1022)
        gd->arch.i2c1_clk = sys_info.freq_systembus;
index 7f9b2d92d10910e8209768182de19a19485c6801..f16e32e97aaac94a4b5c7f72977d844822ac668f 100644 (file)
@@ -50,7 +50,7 @@
 #define CONFIG_SYS_FSL_DDRC_GEN1
 #define CONFIG_SYS_CCSRBAR_DEFAULT     0xff700000
 
-#elif defined(CONFIG_MPC8541)
+#elif defined(CONFIG_ARCH_MPC8541)
 #define CONFIG_MAX_CPUS                        1
 #define CONFIG_SYS_FSL_NUM_LAWS                8
 #define CONFIG_SYS_FSL_DDRC_GEN1
index b137a71450d4e50591a7211d3236fde539f099e4..e89e2f04bcdab23944c4504fc4da31897a11a559 100644 (file)
@@ -77,7 +77,7 @@
  */
 #define CPM_DATAONLY_BASE      ((uint)128)
 #define CPM_DP_NOSPACE         ((uint)0x7FFFFFFF)
-#if defined(CONFIG_MPC8541) || defined(CONFIG_MPC8555)
+#if defined(CONFIG_ARCH_MPC8541) || defined(CONFIG_MPC8555)
 #define CPM_FCC_SPECIAL_BASE   ((uint)0x00009000)
 #define CPM_DATAONLY_SIZE      ((uint)(8 * 1024) - CPM_DATAONLY_BASE)
 #else  /* MPC8540, MPC8560 */
index 6e4b087b6e80a8ce72cb2ba46c90af8e3bc54ff6..c7805e90a19ee87997b9c44c6e9d62df2fafebf0 100644 (file)
@@ -326,8 +326,8 @@ void lbc_sdram_init(void);
 #define LCRR_CLKDIV                    0x0000001F
 #define LCRR_CLKDIV_SHIFT              0
 #if defined(CONFIG_MPC83xx) || defined(CONFIG_ARCH_MPC8540) || \
-    defined(CONFIG_MPC8541) || defined (CONFIG_MPC8555) || \
-    defined(CONFIG_MPC8560)
+       defined(CONFIG_ARCH_MPC8541) || defined(CONFIG_MPC8555) || \
+       defined(CONFIG_MPC8560)
 #define LCRR_CLKDIV_2                  0x00000002
 #define LCRR_CLKDIV_4                  0x00000004
 #define LCRR_CLKDIV_8                  0x00000008
index 2e959dd895e1f5af1e8181f471ee22f930386741..4754aa862467460c25c581c3a38bc4251d5ceb6c 100644 (file)
@@ -125,7 +125,7 @@ typedef struct ccsr_i2c {
 } ccsr_i2c_t;
 
 #if defined(CONFIG_ARCH_MPC8540) || \
-       defined(CONFIG_MPC8541) || \
+       defined(CONFIG_ARCH_MPC8541) || \
        defined(CONFIG_ARCH_MPC8548) || \
        defined(CONFIG_MPC8555)
 /* DUART Registers */
index 24fd36602d21cf834cb2d98716909fdbfc08849f..b2e92a0b449ac8c5304c2c8a466104975f030c90 100644 (file)
@@ -1831,7 +1831,7 @@ static void set_ddr_sdram_clk_cntl(fsl_ddr_cfg_regs_t *ddr,
        unsigned int clk_adjust;        /* Clock adjust */
        unsigned int ss_en = 0;         /* Source synchronous enable */
 
-#if defined(CONFIG_MPC8541) || defined(CONFIG_MPC8555)
+#if defined(CONFIG_ARCH_MPC8541) || defined(CONFIG_MPC8555)
        /* Per FSL Application Note: AN2805 */
        ss_en = 1;
 #endif
index c27288dda21bad7a163b0e196cb8d0a0bd138ca5..67a9ad8bf81912a788865e68d6ad248a83b158dc 100644 (file)
@@ -47,7 +47,7 @@ void fsl_ddr_set_memctl_regs(const fsl_ddr_cfg_regs_t *regs,
        out_be32(&ddr->timing_cfg_2, regs->timing_cfg_2);
        out_be32(&ddr->sdram_mode, regs->ddr_sdram_mode);
        out_be32(&ddr->sdram_interval, regs->ddr_sdram_interval);
-#if defined(CONFIG_MPC8555) || defined(CONFIG_MPC8541)
+#if defined(CONFIG_MPC8555) || defined(CONFIG_ARCH_MPC8541)
        out_be32(&ddr->sdram_clk_cntl, regs->ddr_sdram_clk_cntl);
 #endif
 
index 522b02fa0a9767561186efa5c76bf851d2bc0e2a..f53a07afcc60514ed2ed44ae8977ff18d90c076f 100644 (file)
@@ -21,7 +21,7 @@ static struct input_config config;
 static int kbd_read_keys(struct input_config *config)
 {
 #if defined(CONFIG_MPC5xxx) || defined(CONFIG_ARCH_MPC8540) || \
-               defined(CONFIG_MPC8541) || defined(CONFIG_MPC8555)
+               defined(CONFIG_ARCH_MPC8541) || defined(CONFIG_MPC8555)
        /* no ISR is used, so received chars must be polled */
        ps2ser_check();
 #endif
index 134add5a5d26b3bf065fb62aa4251dbbfe19b356..2bee0d0e369f03e210b5cbf5356e0e8080568323 100644 (file)
@@ -17,7 +17,6 @@
 #define CONFIG_BOOKE           1       /* BOOKE */
 #define CONFIG_E500            1       /* BOOKE e500 family */
 #define CONFIG_CPM2            1       /* has CPM2 */
-#define CONFIG_MPC8541         1       /* MPC8541 specific */
 #define CONFIG_MPC8541CDS      1       /* MPC8541CDS board specific */
 
 #define        CONFIG_SYS_TEXT_BASE    0xfff80000
index e26f69e8cc6824104d25d437783867e514546050..a911ac8d468bc7fbe8b9f3f63325eed999bd915f 100644 (file)
@@ -99,7 +99,7 @@ extern void pckbd_leds(unsigned char leds);
 #endif /* !CONFIG_DM_KEYBOARD */
 
 #if defined(CONFIG_MPC5xxx) || defined(CONFIG_ARCH_MPC8540) || \
-               defined(CONFIG_MPC8541) || defined(CONFIG_MPC8555)
+               defined(CONFIG_ARCH_MPC8541) || defined(CONFIG_MPC8555)
 int ps2ser_check(void);
 #endif
 
index 2fa1383a3359acb5f4036e306d41f6dffd647743..5fd297e4039d7bb9bd6ce9d8ce20e3ff713fa649 100644 (file)
@@ -3140,7 +3140,6 @@ CONFIG_MPC83XX_GPIO_1_INIT_OPEN_DRAIN
 CONFIG_MPC83XX_GPIO_1_INIT_VALUE
 CONFIG_MPC83XX_PCI2
 CONFIG_MPC850
-CONFIG_MPC8541
 CONFIG_MPC8541CDS
 CONFIG_MPC855
 CONFIG_MPC8555